随着人工智能和物联网的兴起，数据呈现爆炸式增长。研发具有更快访问速度和更高存储密度的存储器成为必然。阻变存储器因具有简单两端结构易于三维集成、极好的可微缩性、速度快以及低功耗等优势受到广泛关注。 

　　爲實現阻變存儲器的高密度集成，三維交叉陣列結構成爲最佳選擇。但三維交叉陣列中存在串擾效應，采用具有高非線性的自選通阻變存儲器可有效抑制串擾問題。自選通阻變存儲器的非線性越高，越有利于抑制串擾；開態電流越高，越有利于提升訪問速度。但目前提出的自選通阻變存儲器中，高開態電流和高非線性難以同時實現。 

　　针对这一问题，微电子所劉明院士团队提出了一种基于TiN/ TiO_xN_y/TiO_x/NbO_x/Ru結構的非細絲型自選通阻變存儲器，並在16層三維垂直結構上實現。該存儲器實現了50倍開態電流密度的提升，並達到了高非線性(>5000)。TiO_x內部峰狀勢壘的形成有效提升了器件的非線性。第一性原理計算結果表明Nb₂O₅的氧空位聚合能爲正值，這表明氧空位不容易發生聚集，器件可在較高電流下工作而不會發生擊穿，從而實現高電流密度。由于電流的提升，該器件的讀延遲縮短至18ns。該工作爲實現具有高速、高密度的3D VRRAM提供了可能途徑。 

　　該成果以題爲“16-layer 3D Vertical RRAM with Low Read Latency (18ns), High Nonlinearity (>5000) and Ultra-low Leakage Current (~pA) Self-Selective Cells”入選2023 VLSI。微电子所博士生丁亚欣为第一作者，微电子所罗庆研究員和华中科技大学薛堪豪教授为通讯作者。 

圖(a) 16層三維垂直RRAM的TEM截面圖

圖(b) I-V特性曲線