教育背景
1994年9月-1998年7月 南京航空航天大学 机械工程系 学士
1999年9月-2002年7月 华中科技大学 电力工程系 硕士
2002年9月-2007年7月 清华大学 电子工程系 博士
工作簡曆
1998年7月-1999年8月 湖北武汉181厂 技术员
2007年7月-至今 中國科學院微电子研究所 副研究員，硕士生导师
2009年，01專項，嵌入式多模，多頻無線收發器IP核，副組長；
2009年，03專項，TD-LTE終端射頻芯片研發，副組長；
2010年，03專項，TD-LTE面向商用終端射頻芯片研發，副組長；
2011年，03专项，TD-LTE-Advanced终端射频芯片工程样品研发， 副组长；
2012年 03专项，TD-LTE多频射频商用芯片研发，副组长；
2012年 02专项，高性能 ADC IP，项目负责人；
2012年 01专项，自主IP核在SoC芯片中的批量应用（射频），组长；
2013年 多频段射频IP芯片研发，公司委托项目，项目负责人。
[1] Shuilong Huang, Zhihua Wang. Phase self-calibrated scheme for zero-IF receiver, Analog Integrated Circuits and Signal Processing, 2007, 51(1): 33-37
[2] Shuilong Huang, Zhihua Wang. An improved charge-averaging charge-pump scheme, Analog Integrated Circuits and Signal Processing, 2007, 51(1): 45-49.
[3] Shuilong Huang, Zhihua Wang. Behavioral modeling and simulation of fractional-N frequency synthesizer, Analog Integrated Circuits and Signal Processing, 2009, 59(3) 317-323.
[4] Shuilong Huang, Zhihua Wang. System design consideration of highly-integrated ΣΔ fractional-n frequency synthesizer, 2008, 17(2): 169-181.
[5] Shuilong Huang, Zhihua Wang. A dual-slope PFD/CP frequency synthesizer architecture with adaptive self-tuning algorithm, 2007 IEEE integrated Symposium on Circuit and Systems，3924-3927.
[6] Shuilong Huang, Haiying Zhang. A fractional spur suppression technique in the fractional-N frequency synthesizer. Analog Integrated Circuits and Signal Processing, 2010, 66(3): 455-458.
[7] 译著：黄水龙，王小松，刘欣，武振宇，基于标准CMOS工艺的低功耗射频电路设计，国防工业出版社，2013.
1. 可实现频段选择的自校正锁相环频率综合器（200910077363.4）
2. 用于快速建立宽锁定范围锁相环频率综合器中的扩展鉴相鉴频器/电荷泵结构（200910087889.0）
3. 基于锁相环频率综合器应用的改进的数字锁定指示器（200910303483.1）
4. 可提高带内噪声性能和降低功耗的锁相环频率综合器结构（200910303664.7）
5. 一种可减少ΣΔ调制器量化噪声和压控振荡器增益的锁相环结构（200910091964.0）
6. 可编程小数分频器（200910085878）
7. 一种改进的鉴相鉴频器/电荷泵结构（200910087888.6）
8. 低相位噪声的正交LC振荡器结构（200910090123.8）
9. 一种可减少ΣΔ调制器量化噪声的分数锁相环结构（200910091964.0）
人才隊伍